JAEA
  • help
  • PC | SP
  • JP | EN
          
検索対象：     
報告書番号：
※ 半角英数字
 年 ～ 
 年
全てクリア
検索結果：　3 件中 1件目～3件目を表示
  • 1

発表形式

Initialising ...

選択項目を絞り込む

掲載資料名

Initialising ...

発表会議名

Initialising ...

筆頭著者名

Initialising ...

キーワード

Initialising ...

使用言語

Initialising ...

発行年

Initialising ...

開催年

Initialising ...

選択した検索結果をダウンロード

論文

Si$$_{1-x}$$Ge$$_{x}$$合金層における酸化誘起Ge濃縮過程; リアルタイム光電子分光による解明

小川 修一*; 穂積 英彬*; 吉越 章隆; 石塚 眞治*; 加賀 利瑛*; 寺岡 有殿; 高桑 雄二*

応用物理学会薄膜・表面物理分科会/シリコンテクノロジー分科会共催特別研究会研究報告, p.67 - 70, 2011/01

Si$$_{1-x}$$Ge$$_{x}$$合金層の酸化によって加速されるGe原子の濃縮速度について、放射光を用いたリアルタイム光電子分光によって調べた。Si$$_{1-x}$$Ge$$_{x}$$合金層はp型Si(001)基板上にGe蒸着で形成し、その合金層をラングミュア型吸着条件で酸化した。773Kでの酸化ではGe原子は酸化されず、SiO$$_{2}$$層のみがSi$$_{1-x}$$Ge$$_{x}$$合金層上に形成された。さらに、GeO分子の脱離は起こらなかった。一方で、室温ではSi原子ばかりでなくGe原子も酸化された。この違いは点欠陥発生を伴う統合酸化モデルで説明できる。すなわち、773Kでは多くの欠陥がSi$$_{1-x}$$Ge$$_{x}$$合金層の酸化中に発生し、Ge原子がこれらの欠陥を通して拡散すると示唆される。

論文

Si$$_{1-x}$$C$$_{x}$$合金層/Si(001)表面における酸化誘起炭素拡散; 酸化膜成長とエッチング条件での比較

穂積 英彬*; 小川 修一*; 吉越 章隆; 石塚 眞治*; Harries, J.; 寺岡 有殿; 高桑 雄二*

応用物理学会薄膜・表面物理分科会/シリコンテクノロジー分科会共催特別研究会研究報告, p.181 - 184, 2010/01

Si$$_{1-x}$$C$$_{x}$$合金層の酸化過程を調べるため、p型Si(001)表面にC$$_{2}$$H$$_{4}$$を曝露することにより形成したSi$$_{1-x}$$C$$_{x}$$合金層の酸化過程をリアルタイムXPSで調べた。実験はSPring-8のBL23SUの表面化学反応解析装置で行った。ラングミュア型吸着(773K)では、炭素原子は酸化されずSiO$$_{2}$$/Si界面で濃縮されるため、酸化誘起歪みによってC原子が拡散することがわかった。一方、二次元島成長(933K)では、SiO脱離によって酸化開始後6000sで表面が約38層エッチングされたにもかかわらず炭素濃度は20%程度しか減少しなかったことから、SiO脱離においてC原子拡散の促進が示唆された。

論文

ZrO$$_{2}$$ゲー卜絶縁膜を用いたGe MOSデバイスの界面設計

細井 卓治*; 岡本 学*; 朽木 克博*; 景井 悠介*; Harries, J.; 吉越 章隆; 寺岡 有殿; 志村 考功*; 渡部 平司*

応用物理学会薄膜・表面物理分科会/シリコンテクノロジー分科会共催特別研究会研究報告, p.145 - 148, 2010/01

われわれはリーク電流を減少させて優れた界面特性を持った高品質のhigh-$$k$$/Geゲートスタックを開発した。この製作にはGe基板上への直接ZrO$$_{2}$$デポジションとその加熱酸化が行われた。放射光光電子分光によると、ZrO$$_{2}$$/Ge構造の823Kでの熱酸化はZrO$$_{2}$$とGeの相互拡散がかりでなく、GeO$$_{2}$$界面層の生成をもたらした。等価酸化膜厚(EOT)は1.9nmで、界面準位密度はAu/ZrO$$_{2}$$/Geキャパシタで10$$^{11}$$cm$$^{-2}$$eV$$^{-1}$$と小さかった。さらに、Zr0$$_{2}$$層上にA1$$_{2}$$0$$_{3}$$を形成するとさらにEOTを小さくできることを見いだした。界面準位密度はAl$$_{2}$$O$$_{3}$$/ZrO$$_{2}$$/Geの30分の加熱で5.3$$times$$10$$^{10}$$cm$$^{-2}$$eV$$^{-1}$$であった。10分加熱では1.6nmまでEOTを低減できた。その場合のリーク電流は従来のpoly-Si/SiO$$_{2}$$/Siスタックに比べて二桁低い。

3 件中 1件目～3件目を表示
  • 1